DDR5トランスミッターコンプライアンスのテスト方法
JEDEC規格を基に幅広いコンフォーマンステストの実行
DDR5トランスミッターのコンプライアンスに関する物理層(PHY)の電気テストでは、JEDEC(Joint Electron Device Engineering Council)で定義されたさまざまなコンフォーマンステストを実行します。 第5世代のダブル・データ・レート・メモリ(DDR5)のJEDEC仕様には、トランスミッターのコンプライアンスに必要なコンフォーマンス測定とテストケースの詳細なリストが含まれています。
DDR5デバイスのテスト時には、専用のハードウェアとソフトウェアを使って、校正、セットアップ、実行、およびコンプライアンステストの文書化を自動化します。 理想的には、有効ビット数の多い高帯域幅オシロスコープ (25 GHz 以上)、測定信号への影響を最小限に抑えるように設計された高帯域幅プローブ、シリコンにできるだけ近い場所でプロービングできるインターポーザーボードを使用します。 さらに、テスト設定、実行、評価、自動化、レポート作成などのソフトウェアと組み合わせます。
DDR5トランスミッター・コンプライアンス・テスト・ソリューション
DDR5トランスミッター・コンプライアンス・テストのデモを見る
This is a modal window.
DDR5トランスミッターのコンプライアンステスト製品の検索
リソースと知見の紹介
DDR5トランスミッターのコンプライアンステストのその他のリソース
関連するユースケース
-
How to Test for HDMI Physical Layer Sink Compliance
Testing HDMI sink compliance requires a source capable of generating a wide range of test patterns. Learn how to use an arbitrary waveform generator and automated test software to automate HDMI sink compliance test.
詳細はこちら
-
How to Test 400G / 800G Electrical Transmitter Conformance
Evaluating the interoperability of 100 Gb/s Ethernet electrical transmitters require high-bandwidth oscilloscopes to measure 53 GBd PAM4 signals and analyze their performance against IEEE and OIF compliance test standards. Learn how to use a high-performance oscilloscope, combined with compliance test software, to automate the test process and provide fast, accurate interoperability results.
詳細はこちら
-
高速デジタル・コンプライアンス・テストを加速する方法
高速デジタル・コンプライアンス・テストの加速には、データ処理とレポート作成を外部の高性能サーバーにオフロードする必要があります。 オシロスコープのデータ処理を、並列処理する高性能コンピューティングリソースにオフロードすることで、コンプライアンス結果を迅速に得る方法をご確認ください。
詳細はこちら
DDRテストに関するよくある質問
当社のエキスパートにご相談ください。
最適なソリューションをお探しですか。